삼성, 용량 3배 늘어난 12단 3D-TSV 패키징 기술 업계 최초 개발
상태바
삼성, 용량 3배 늘어난 12단 3D-TSV 패키징 기술 업계 최초 개발
  • 이미란 기자
  • 승인 2019.10.07 08:51
  • 댓글 0
이 기사를 공유합니다


(서울=연합인포맥스) 이미란 기자 = 삼성전자는 7일 업계 최초로 '12단 3D-TSV'(3차원 실리콘 관통전극) 기술을 개발했다고 밝혔다.

12단 3D-TSV는 기존 금선(와이어)을 이용해 칩을 연결하는 대신 반도체 칩 상단과 하단에 머리카락 굵기의 20분의 1수준인 수 ㎛ 직경의 전자 이동 통로 6만개를 만들어 오차 없이 연결하는 첨단 패키징 기술이다.

이 기술은 종이(100㎛)의 절반 이하 두께로 가공한 D램 칩 12개를 적층해 수직으로 연결하는 고도의 정밀성이 필요해 반도체 패키징 기술 중 가장 난도가 높은 기술이다.

3D-TSV는 기존 와이어 본딩 기술보다 칩 간 신호를 주고받는 시간이 짧아져 속도와 소비전력을 획기적으로 개선할 수 있는 점이 특징이다.

삼성전자는 기존 8단 적층 HBM2 제품과 동일한 패키지 두께인 720㎛를 유지하면서도 12개의 D램 칩을 적층해 고객들은 별도의 시스템 디자인 변경 없이 보다 높은 성능의 차세대 고용량 제품을 출시할 수 있게 됐다.

또 고대역폭 메모리에 12단 3D-TSV 기술을 적용해 기존 8단에서 12단으로 높임으로써 용량을 1.5배 증가시킬 수 있다.

이 기술에 최신 16Gb D램 칩을 적용하면 업계 최대 용량인 24GB HBM(고대역폭 메모리) 제품도 구현할 수 있다.

이는 현재 주력으로 양산 중인 8단 8GB 제품보다 3배 늘어난 용량이다.

삼성전자 DS부문 TSP총괄인 백홍주 부사장은 "인공지능, 자율주행, HPC 등 다양한 응용처에서 고성능을 구현할 수 있는 최첨단 패키징 기술이 날로 중요해지고 있다"며 "기술의 한계를 극복한 혁신적인 12단 3D-TSV 기술로 반도체 패키징 분야에서도 초격차 기술 리더십을 이어가겠다"라고 말했다.

삼성전자는 고객 수요에 맞춰 12단 3D-TSV 기술을 적용한 고용량 HBM 제품을 적기에 공급할 계획이다.

mrlee@yna.co.kr

(끝)

 

 

본 기사는 인포맥스 금융정보 단말기에서 08시 47분에 서비스된 기사입니다.

 

 


댓글삭제
삭제한 댓글은 다시 복구할 수 없습니다.
그래도 삭제하시겠습니까?
댓글 0
댓글쓰기
계정을 선택하시면 로그인·계정인증을 통해
댓글을 남기실 수 있습니다.